

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : **60-182414**

(43)Date of publication of application : **18.09.1985**

(51)Int.Cl.

**G02F 1/133**

**G02F 1/133**

**G09F 9/00**

(21)Application number : **59-037989**

(71)Applicant : **CANON INC**

(22)Date of filing : **29.02.1984**

(72)Inventor : **MASAKI YUICHI**


## (54) DISPLAY DEVICE

### (57)Abstract:

**PURPOSE:** To prevent deterioration in display quality and to easily obtain uniform display contrast over a large screen by arranging a spacer formed by etching a photosensitive resin film between the 1st and the 2nd substrates.

**CONSTITUTION:** A liquid-crystal layer 3 is arranged between the 1st substrate 1 provided with a thin-film transistor array as a switching element for driving and the 2nd substrate 2 provided with a counter electrode 10. The substrates 1 and 2 are made of glass. A gate electrode 5 and a source wire 8 are made of metal and a semiconductor 7 made of CdS, etc.

Further, a spacer member is colored with a proper dye to shield the semiconductor against an incident light beam. The spacer member 19 is formed by coating a base with a resin solution of polyvinyl alcohol and a photopolymerizer (e.g. ammonium dichromate) and drying it into a photosensitive resin film, and etching the film.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's  
decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

⑬ Int.Cl.<sup>4</sup>

G 02 F 1/133

識別記号

1 2 3  
1 1 8

庁内整理番号

8205-2H  
D-8205-2H  
6731-5C

⑭ 公開 昭和60年(1985)9月18日

G 09 F 9/00

審査請求 未請求 発明の数 1 (全4頁)

⑮ 発明の名称 表示装置

⑯ 特 願 昭59-37989

⑰ 出 願 昭59(1984)2月29日

⑱ 発 明 者 正 木 裕 一 東京都大田区下丸子3丁目30番2号 キヤノン株式会社内  
 ⑲ 出 願 人 キヤノン株式会社 東京都大田区下丸子3丁目30番2号  
 ⑳ 代 理 人 弁理士 谷山 輝雄 外3名

## 明 細 書

## 1. 発明の名称

表示装置

## 2. 特許請求の範囲

駆動用スイッチング素子を設けた第1の基板と、対向電極を設けた第2の基板とを有し、これ等の基板間で生ずる電気光学的変化を以て表示を為す構成にした表示装置において、感光性樹脂膜をエッチングすることによって形成したスペーサを第1と第2の基板の間に配置した事を特徴とする表示装置。

## 3. 発明の詳細な説明

本発明は駆動用スイッチング素子として薄膜トランジスタを用いた表示装置に関するものである。

従来、液晶を用いた表示装置は時分割駆動法により表示量の増大を計ってきたが、時分割駆動法にも限界があり近年パネル内に駆動用のスイッチング素子を持ったアクティブマトリクス液晶表示装置が提案されて来た。この方法によりクロストークの無いテレビ表示も可能な情報量が可能とな

って来た。アクティブマトリクスにおいても各種の材料が用いられているが最近、アモルファス・シリコン(以下a-Siと略す)を応用した薄膜トランジスタ(以下、TFTと略す)を基板上に形成する方法が低温プロセス、大面積化可能、低コストの利点を有し注目されている。

しかしながらa-Siは光の照射により自からの抵抗を下げる(Staebler-Wronski効果)性質があり表示装置として大きな欠点をもっている。又、表示装置として大面積のパネルは2枚の基板間隔のパラッキ発生が多くなり色ムラとなって表示品位を著しく低下させる欠点があった。

本発明の目的は、上記欠点を除去すると同時に極めて確実にしかも容易に作製でき、特に光劣化を防止し大画面で均一な表示コントラストを安易に得ることのできる高品位の表示装置を提供することにある。

本発明による表示装置は、駆動用スイッチング素子を設けた第1の基板と、対向電極を設けた第2の基板とを有し、これ等の基板間で生ずる電気

光学的变化を以て表示を為す構成にした表示装置において感光性樹脂膜をエッチングすることにより形成したスペーサを第1と第2の基板の間に配置した事の特徴とするものである。

以下、図面を参照して説明する。

第1図および第2図は、駆動用スイッチング素子として薄膜トランジスタアレイを設けた第1の基板と、対向電極を設けた第2の基板との間に液晶物質を挟持した従来型の液晶表示装置の一例を示す。

この表示装置は駆動用スイッチング素子として薄膜トランジスタ(TFT: Thin Film Transistor)を設けた第1の基板1と、対向電極を設けた第2の基板2との間に液晶層3を挟持したものである(第2図参照)。第1図(a)に示すように、ガラス等の基板1上に、2-10本/mm程度の密度で駆動用薄膜トランジスタ(TFT)が配置される。TFTは、基板上に形成された透明または金属の薄膜導電膜からなるゲート線4、該ゲート線上に設けたゲート電極5、該ゲート電極上に絶縁膜6を

介して形成した薄膜状の半導体7、該半導体の一端に接して設けた導電膜から成るソース電極8、および該半導体の他端に設けたドレイン電極9等から構成されている。第1図(b)は第1図(a)の矢印B方向に見た平面図で、マトリクス駆動回路の一部を示す。

第2図は第1図(b)のA-A'線における断面を示す。第2図中、10は対向電極、11は必要に応じて設けられる絶縁膜を示す。また、6'はゲート線の上にのみ絶縁膜を形成した例を示す。

基板1, 2はガラス等によって形成され、ドレイン電極9および対向電極10は $\text{In}_2\text{O}_3$ ,  $\text{SnO}_2$ 等の透明導電膜或いは場合によりAu, Al, Pd等の金属薄膜により形成される。ゲート電極5およびソース線8はAl, Au, Ag, Pt, Pd, Cu等の金属で形成される。半導体7はCdS, CdSe, a-Si等より成る。図中12はシーリング部材を示す。19は、スペーサ部材で感光性樹脂膜をエッチングすることにより形成される。特に好ましくは、適当な染色材でスペーサ部材19を染色することによって、

半導体7に入射する光線に対して遮光機能を備えることができる。

スペーサ部材19は、例えばポリビニルアルコール液に光重合剤(例えば重クロム酸アンモニウム)を含有させた樹脂溶液を駆動用スイッチング素子を設けた基体上に塗布し、乾燥することによって感光性樹脂膜を形成した後、この感光性樹脂膜を常法のフォトリソ法によりエッチング処理することによって得ることができる。その他市販の感光性樹脂膜形成液(東京応化製のOMR-83)を用いることができる。

又、本発明の好ましい具体例では、前述のフォトリソ法によるエッチング処理前の感光性樹脂膜を例えば黒色染料によって染色し、その後エッチング処理することができる。尚、表示装置では、動的散乱モード(DSM)・ねじれ配列ネマティック(TN)等表示モードのいずれを利用するか或いは装置を透過型又は反射型にするかに応じて、種々の液晶分子配向状態及び偏光板・λ/4板・反射板等の光学検知手段が適宜設定される。又、

本発明の表示装置は、前述の液晶に代えてエレクトロクロミック物質を用いることができる。

駆動方法を概説すれば、例えばゲート線4に画像信号を、ソース線8には駆動用電圧を走査して印加すると(ゲート線に信号が入力されている間に限って)、これらの電極の交点のうちの選択された箇所ではソース電極-ドレイン電極間が導通して、ドレイン電極と対向電極10との間で電場が生じ、液晶層3の液晶分子の配列状態が変化することにより、表示が行なわれる。

第3図は、上記と同様に駆動用スイッチング素子としてTFTを設けた第1の基板1と対向電極10を設けた第2の基板2との間に液晶層3を挟持した液晶表示装置において、半導体としてa-Siが使用され、光劣化防止のためにa-Si層7を被う様にAlの遮光膜が設けられた従来型の液晶表示装置の例を示す。第3図中、第1図、第2図に示すものと同等の部分は同じ符号によって指示して、その説明を省略する。

第3図中、13はアモルファス半導体層、14

は保護膜、15は配向膜、16は画素電極を示す。  
図示のように、絶縁基板1に薄膜トランジスタが形成され、光劣化防止用にA<sub>2</sub>の遮光膜17がa-Siの半導体層13を被り様にフォトリソプロセスにて形成されている。又上下基板のギャップを均一にする為にパネル内に直径数ミクロンのスペーサ球18が散布されている。第3図(b)は平面図を示し、A<sub>2</sub>遮光膜が電気的にグランドに通じる様に形成されている。

このような従来の表示装置においては、上記の様な金属材料による遮光膜の形成の為に電気的処置を必要としプロセス上においても工程が増加するものである。又、スペーサ球によるギャップ決定も均一散布が困難で、歩留りの低下を来す。

本発明は、上記のような表示装置において光劣化防止のための遮光のために、薄膜トランジスタの半導体部を感光性樹脂膜をエッチングすることによりスペーサ部材を形成しているの、第1および第2の基板間の間隔を決定することができ、基板間隔のパラツキを防止し表示品位を著るしく

向上させるのである。

第4図は本発明の別の実施態様を示す。第4図中、第3図に示す部分に該当する部分は同一の符号によって指示し、その詳細説明は省略する。

第4図に示す実施態様においては、基板上に形成された薄膜トランジスタの上に保護層が成膜された後に、少なくとも半導体層13を覆う感光性樹脂膜から形成したスペーサ部材19が形成され、これによって、第1の基板1と第2の基板2の間隔を規定する。その一実施例を以下に記す。基板上に形成された薄膜トランジスタに保護層15が成膜された後に、ゴム系ネガレジストOMR-83(東京応化製)260 cps粘度のものをスピナーで1000 rpm 30秒塗布を行なう。80℃15分間のプリベーク後、トランジスタの半導体層13にアライメントした露光マスクにより感光を完了し、染色現像液(富士薬品製)にて現像(エッチング)及びリンスを行なう。ポストベーク120℃30分を行ないプロセスを終了する。以上の基板にて液晶パネルを形成したものは、

1000 luxの発光灯を照射しても異常を生ぜず、また120度角の大面积パネルにおいても全面均一なギャップ(約8μ)が得られ、高品位な表示装置であった。

以上のように、本発明による表示装置においては、下記のような効果が達成される。

- (1) 電気的処理(GND接地)のいらぬ遮光膜である。
- (2) a-Si半導体上のみ遮光の為に表示の開口率が上がる。
- (3) フォトリソプロセスによるスペーサの為に、塗布条件により任意のギャップ設計が可能である。
- (4) 遮光とスペーサを兼用する為にプロセスが液りコスト・ダウンに通ずる。


#### 4. 図面の簡単な説明

第1図(a)および(b)は、液晶表示装置における駆動用薄膜トランジスタアレイを設けた基板を示す斜視図および平面図、第2図は第1図(b)のA-A'線における表示装置の断面図である。第3図(a)(b)は従来型の液晶表示装置の他の例を示す断面図で


ある。第4図(a)(b)は本発明の一実施態様を示す断面図である。

- |                   |               |
|-------------------|---------------|
| 1, 2 ... 基板       | 3 ... 液晶層     |
| 4 ... ゲート線        | 5 ... ゲート電極   |
| 6 ... 絶縁膜         | 7 ... 半導体     |
| 8 ... ソース電極       | 9 ... ドレイン電極  |
| 10 ... 対向電極       | 11 ... 絶縁膜    |
| 12 ... シーリング部材    |               |
| 13 ... アモルファス半導体層 |               |
| 14 ... 保護膜        | 15 ... 配向膜    |
| 16 ... 画素電極       | 17 ... 遮光膜    |
| 18 ... スペーサ球      | 19 ... スペーサ部材 |


第 1 圖  
(a)



第 1 圖  
(b)




第 2 圖




第 3 圖

(a)




(b)



第 4 圖

(a)



(b)

